(54) INSULATING PLATE FOR SEMICONDUCTOR DEVICE

(11) 1-106451 (A) (43) 24.4.1989 (19) JP


(21) Appl. No. 62-262635 (22) 20.10.1987


(71) HITACHI LTD (72) HIROYO FUJINO(2)

(51) Int. Cl⁴. H01L23/40,H05K1/05

PURPOSE: To suppress generation of the void and cracks in a junction part with a heat sink by arranging a second metallized surface about a first metallized surface through a slit part and extending at least one part of the slit part up to an end surface of an insulating plate.

CONSTITUTION: A first metallized surface 2 is formed directly under a semiconductor element mounting position in an insulating plate 1. Further, a not metallized slit part 3 is secured around the metallized surface 2 having pattern constitution, in which a second metallized surface 4 is arranged around the metallized surface 2 through this slit p[art 3. Then, each slit part 3' is that, in which the slit part 3 is rectilineally extended up to every end face of the insulating plate 1 respectively. In the junction part 10 between the insulating plate 1 and the heat sink 7, cranks are likely to be generated from the second junction part (corresponding to the metallized surface 4) 10b located in one end and four corners of the insulating plate 1, when a long thermal fatigue cycle is applied. However, when the cracks reach a slit-shaped non-junction part, a notch effect of the cracks vanishes so as to stop the advance of cracks.





(54) SEMICONDUCTOR DEVICE

(11) 1-106452 (A) (43) 24.4.1989 (19) JP


(21) Appl. No. 62-264175 (22) 19.10.1987

(71) MITSUBISHI ELECTRIC CORP (72) YASUHARU SAKAMOTO

(51) Int. Cl⁴. H01L23/48,H01L23/28//H01L25/04

PURPOSE: To prevent generation of faulty insulation even when solder cream is stuck to a surrounding insulating film by composing an insulating member of an insulating film covering a range surrounding electrodes in a substrate and by covering the other part of this substrate with a resin case.

CONSTITUTION: A semiconductor element mounting part 1a of a base plate 1 is coated in advance with an insulating film and the other part is covered with a resin case. Then, electrodes 3b~3d are fixed on the insulating film 11, and a semiconductor element 2 is fixed on this electrode 3b. Next, the electrode of the semiconductor element 2 and the electrodes 3c, 3d are connected with a bonding wire 13 so as to fix terminals 6~8 to the electrodes 3b~3d with cream solder. Then, sealing resin 10 is injected inside a frame body 9. Accordingly, an exposed part of the base plate 1 is removed by the insulating film 11 and the resin case 13 so as to insulate the base plate 1 from the other members.



(54) MANUFACTURE OF LEAD FRAME

(11) 1-106453 (A) (43) 24.4.1989 (19) JP


(21) Appl. No. 62-264173 (22) 19.10.1987

(71) MITSUBISHI ELECTRIC CORP (72) YOSHITAKA TAKEMOTO

(51) Int. Cl. H01L23/50

PURPOSE: To make a processing amount of each part uniform by removing the part, which does not correspond to a semiconductor element placing part in metal plating for bonding and a bonding region of a lead by a photoetching process, and processing this metal foil into the shape of a lead frame by photoetching.

CONSTITUTION: A metal foil A is positioned by positioning holes 21, and metal plating 6 is given in advance to the range including a wire bonding region of a lead on the metal foil A. Next, the metal foil A is coated with a resist 22 for removing metal plating, and a needless part 23, which does not correspond to a semiconductor element placing part in metal plating and to the bonding region of the lead, is made open by photoetching. Then, the needless part of metal plating 6 is melted with liquid chemicals for being removed, followed by removing the resist also. Further, the metal foil A is coated with the resist 24 for removing thickness so as to make open a thickness removing part 25 by photoetching. Then, the thickness removing part 25 is melted with liquid chemicals for being removed, followed by removing the resist 24 for removing thickness also.



⑩ 日本国特許庁(JP)

の特許出額公開

[®] 公開特許公報(A) 平1−106451

@Int_Cl_4

識別記号

厅内整理番号

④公開 平成1年(1989)4月24日

H 01 L 23/40 H 05 K 1/05 Z-6835-5F Z-7454-5F

審査請求 未請求 発明の数 1 (全8頁)

公発明の名称 半導体素子用絶縁板

②特 願 昭62-262635

②出 願 昭62(1987)10月20日

砂発 明 者 藤 野 裕 代 茨城県勝田市大字高場2520番地 株式会社日立製作所佐和

工場内

⑫発 明 者 杉 浦 登 茨城県勝田市大字高場2520番地 株式会社日立製作所佐和

工場内

⑫発 明 者 小 林 良 一 茨城県勝田市大字高場2520番地 株式会社日立製作所佐和

工場内

⑪出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

砂代 理 人 弁理士 高橋 明夫 外1名

明 都 答

1.発明の名称

2. 特許請求の範囲

半導体素子用絶縁板

- 1 ・ 表面に半導体素子を搭載し、裏面にはヒートシンクと接合するためのメタライズ面面をメタラ日の総数はおいて、前記とはなりのないでは、前記とは、一下では、一下では、一下では、一下では、1 ののは、1 ののは、1
- 2、特許請求の範囲第1項において、前記第2の メタライズ面は、複数のスリントにより複数の パターンに区分されてなる半導体素子用絶縁板。
- 3. 特許請求の範囲第1項または第2項において、 前記半導体素子は複数よりなり、前記絶録板の 表面の半導体素子搭載箇所及び裏面の前記第1

のメタライズ面は、それぞれ前記半導体素子の 数と同数で、一定の間隔を置いて配置されてな る半導体素子用絶縁板。

3. 発明の詳細な説明

(厳業上の利用分野)

本発明は、半導体素子用絶数板に保り、特に発 熱体となる半導体素子を積層するのに適したメタ ライズパターンを有する絶縁板に関するものであ

(従来の技術)

一般に半導体素子用絶縁板は、半導体素子をヒートシンク(金属ベース)等に取付ける場合の電気的絶縁のために用いられるもので、ヒートシンク上にはんだ、銀ろう等のろう付により接合をわれている。このような絶縁板は、電気的な絶縁を行なう値に、特に発熱性の半導体素子を搭載する場合には、半導体素子のそのものに発生した熱をヒートシンク側に放熱させる役割をも兼ねるもので、絶縁板としては、例えばアルミナ等の絶縁部材が用いられる。

ところで、この被の絶 板に半導体者子を搭載したり、絶縁板自身をヒートシンク上に取付けるる合には、はんだ等のろう付を用いて行なわれるが、絶 板となるアルミナ等は、ろう付けに適さないため、絶縁板の表裏面に半導体者子と接合するためのメタライズ面を設けている。メタライズ面と、カー・シングステン膜等が用いられる。

更に従来のこの種の絶縁板では、例えば特開昭55-118641号公報等に関示されるように、絶縁板に協されたメタライズ面に複数のスリッポイドを表してが、はんだ等のろう付け時に発生するので、リットから逃してポイドの 低減を図ったり、収いは、はんだ等の接合部に生じるクラック発生をは、接合される部材の線影張が長いるので、投いは、接合なつてクラックが生じ易いので、おけいので、対策略の多のよりのでは、接続板の多面メタライズ面を表面側に搭載を

来のスリツト方式は、メダライズ面21に施され るはんだ等の絞合料に発生するポイドや熱を剪4 図の従来例に示すように、絶縁板1のメタライズ 面21に設けた十文字のスリント部22を介して 外部に逃している。しかし、熱応力の長期繰返し、 印加により生じるクラックは、図の矢印に示すよ うに絶縁板の四隔及び絶縁板の増面より中心方向 に進行する性質を有しているため、十文字スリツ トで区分されるはんだ等の接合部がすべてクラツ クで侵される傾向があつた。特に、一度クラツク が発生すると、クランクが切欠きとなつて切欠部 に応力集中が発生する切欠き効果が働き、クラツ クの進行を助長する。なお、第4国の斜線23で 示す部分は、クラツクが末だ進行してない部分を クラック進行状況として表わしたもので、同図で は、絶縁板1のA側よりもB側の方がクラツクの 進行が着るしいが、このようになるのは、接合部 の厚みがA似よりB側の方が薄いといつた場合に 起こる。すなわち、接合部が薄いほど熱応力が増 大する傾向にあるためである。

半導体素子の直下に配置して、絶縁板とヒートシンクとの接合部(ろう付部)を半導体素子直下に 集中させ、このようにしてメタライズ面ひいては 接合部の長さをできるだけ短かくして、接合部の クラツクの発生を減少させたり、また、この半導 体素子直下のメタライズの面の他に半導体素子チ ツプ取付け面の水平を保つため、第2のメタライ ズ面を設ける等額々の配慮がなされている。

. 〔発明が解決しようとする問題点〕

前述した如く、従来よりこの種絶縁板には、メタライズ面にスリットを形成したり、メタライズ面の配図位置を特定しつつ接合部の長さをできるだけ短かくする等、メタライズパターンに強々の配慮を施して、熱伝導低下原因たるボイド発生を防止したり、クラックの減少化を関つている。

しかしながら、上記従来技術の中で、メタライズ面にスリットを形成する従来例では、ポイド低減を図る点に重点が置かれ、絶縁板とヒートシンク間の接合部のクラック低減を図る点については充分な配慮がなされていなかつた。すなわち、従

このような接合部の厚みの不均衡は、特に絶縁 板上の半導体素子の搭載される箇所とそれ以外の 箇所の重量の不均衡に起因して生じる。

また、上記世来技術の中で、絶縁板の裏面オタ方式を半導体素子路袋筋所の配下に形成する方式のものは、クランクの発生を減少できるるため、絶縁板とヒートシンク間に空間が存在するたたの分、絶縁板がらヒートシンク個への熱気である。 低下して、半導体素子のチンプ温度が上昇す場合には、電流制限時に発熱が増大するため、初期等に発熱が増大するため、初期時に発熱が増大するため、初期時に発熱が増大するため、初期時に発熱が増大するため、初期ですべき点があった。

本発明は以上の点に鑑みてなされたものであり、 その目的とするところは、ヒートシンクとの接合 箇所におけるポイド・クラツク等の発生を有効に 抑制し、しかも放熱面積を充分に確保して、半導 体棄子、絶縁板、ヒートシンク等で構成される半 導体組立体の耐久性、信頼性の向上化を図り得る 半導体棄子用絶 板を提供することにある。

1

〔問題点を解決するための手段〕

上記目的は、絶骸板の裏面メタライズの中で、第1のメタライズ面を絶 板袋面側の半導体素子 搭載箇所の直下部に形成し、且つ第2のメタライ ズ面を第1のメタライズ面の周囲にスリント部を 介して配設し、前記スリント部の少なくとも一部 を絶縁板の輪面にまで延設することで達成される。 (作用)

既に「発明が解決しようとする問題点」でも述べたように、絶縁板とヒートシンク間の接合・中央の関から中央の関から中央をでは、絶縁板の構成が傾きをもつて接合・中央をでは、接合のであるのでは、クラックのでは、クラック自身の切欠効果が働き、応力集中を生じるため、更にクラックは進行する性質を有する。

ところで、本発明の如き絶象板をヒートシンク 上に積層する場合には、絶象板裏面の第1, 第2 メタライズ面とヒートシンクの間がはんだ等のろう材が接合されるが、第1のメタライズ面の周り

の不均衡が生じても、半導体搭載節所の直下の接 合部は、傾きの始点(絶縁板一端の接合節が合 を合称の厚さが最も称いところ)から外れた無応位 ので、の厚みも充分に確保され、無なので、 ので、第1接合部自身がクランクの生 じにくの接合部にクランクが生じたとしても、 第2の接合部は、前記スリントによるクランク の接合部は、前記スリントによるクランク の換果と第1接合部自身がクランクの生じに の換果と第1接合部自身がクランクの生じに の換果と作をもたせたことから、接合箇所の必要能 囲での健全性を充分に保持できる。

更に、第1のメタライズ面の他に、この周りに配される第2のメタライズ面もヒートシンクとろう材により接合するので、熱伝導性が向上し半導体の温度上昇を低減できる。このため、各接合部に印加される熱応力を減少でき、初期的なクラツクが入るまでの時間も長くできる。

更に、本発明においても、従来同様にヒートシンクと絶数板の接合部をスリントにより分断できるので、スリントによるポンド低減を行ない得る。

には、メタライズの施されないスリットがあるため、この部分は、ろう材が存在しない非接合箇所となる。すなわち、絶 板の第1のメタライズ面とヒートシンク間の接合部(これを第1の接合部と称する)と、第1の接合部の周りに配される第2のメタライズ面とヒートシンク間の接合部(これを第2の接合部と称する)との間には、スリット状の非接合部が存在することになる。

しかして、このような接合構造によれば、第1 の接合部の周囲、すなわち第2の接合部に絶縁板の四隅及び嬉園からクランクが生じたとしても、そのクランクがスリント状の非接合部に至ることにより、切欠効果が消失し応力集中がなくなるため、クランクの進行を止め、第2の接合部側にクランクが及ぶことを有効は防止することができる。

更に第1の接合部は、スリットを介して第2の接合部と区分けされ、第1の接合部の長さをできるだけ短かくすることができるので、ヒートシンクと絶縁板の接合部間の熱ひずみを値力小さくできること、及び接合部の厚みに領きがあって厚さ

〔寒旋例〕

本発明の実施例を図面に基づき説明する。

第1図は本発明の第1実施例たる半導体素子用 総縁板の裏面図である。

図中、1は絶象板で、例えばアルミナ、宽化アルミニウム等で形成され、絶象板1の裏面に以下に述べる第1のメタライズ面2、スリット部3、3′、第2のメタライズ面4が配設される。

複数のスリント部3′により複数のメタライズパターンに区分されている。本実施例の各スリント部3′はスリント部3を夫々絶縁板1の各嫡面に至るまで直線的に延長したものである。

スリント部3,3'は、その個 d が3 mm以上確保されている。これは、スリント個を3 mm以下にすると、後述するヒートシンク7 と絶縁板1 の各メタライズ面2,4 をはんだ等で接合した場合に、各接合部のフイレント部がスリントを超えて接合してい、スリントの存在意識がなくなりためである。なお、絶縁板1 の表面にも、半導体素子致いは別のヒートシンク板を接合するためのメタライズ面(図示せず)が形成されている。

このような絶縁板1を用いた半導体組立体の稜 層構逸例を第2図(a) , (b) に示す。

第2図(a) は第1の積層構造例で、図中、5は 半導体素子(パワートランジスタ等)、6は第1 のヒートシンク(例えばモリブデン板)、7はニ ツケルメツキを施した網又はアルミニウムよりな る第2のヒートシンク(金属ペース)であり、上 から肌に、半 体素子 5 , 第1のヒートシンク 6 , 絶縁板 1 , 第2のヒートシンク 7 が積度され、且つこれらの部品間は符号 8 , 9 , 10で示すはんだにて接合されている。なお、本実施例では、絶縁板 1 は、アルミナよりが 絶縁板 1 上には、ヒートシンク 6 を介して半球体素子 5 を塔載する。

総縁板1の裏面における第1, 第2のメタライズ面2, 4は、はんだ10にて第2のヒートシンク7に接合される。11はワイヤボンデイング用の部材であり、はんだ12により絶縁板1に接続される。

第2図(b)は第2の殺療機造例に示すもので、本例では、絶縁板1を窓化アルミニウム基板としたときの發層構造を示し、図中、第2図(a)と同一符号は四一部品を示すものであり、特に本例では、絶縁板1が高熱伝導性を有する窓化アルミニウムで構成するので、半導体素子5をはんだ9を介して直接絶縁板1上に搭載したものである。

しかして、第2図(a) , (b) に示すように、絶 級1の第1,第2のメタライズ面2,4とヒート

シンクフをはんだ10を介して接合した場合には、 スリット部3に対応する部分にスリット状の非接 合部15が形成される。

第3図は、第2図(a) の積層構造を全体的にみた半導体組立体の平面図で、両図に示すように第2のヒートシンク7上には、半導体5,第1のヒートシンク 6等が配設される他に印刷基板13か接合され、半導体素子5と印刷基板13上のワイヤボンディング部材11とがワイヤ14により接続され、電気的導通がとられている。

次に本実施例の作用を説明する。

 んだ付け面積の大きく、線膨張係数差の大きい絶縁板1と第2のヒートシンク(金属ペース) 7間のはんだ接合部10にクランクが発生しやすい。

また第2回(b) の場合は、絶縁板1は庭化アルミニウムで線影張係数は4.3×10⁻⁶ であり、第2図(e) と同様にクランクははんだ10で発生しやすい。クランクの発生及び進行は、然伝達率を低下させ、ひいては装置の信頼性を低下させる。

これらのクランクの進行は、 〔発明が解決しようとする問題点〕の項でも既述したように、 その性質上、 絶縁基板 1 の四隅及び矯面から進行するもので、 且つ接合部 1 0 に傾きがある場合には、 接合部の帯い方に生じ易い。

第2図(a),(b)では、絶縁板1及び接合部10に傾きが生じた場合、第1のヒートシンク6及び半線体素子5の自取により、接合部10のA個の取みが稼くなる傾向にある。そして、一端クランクが発生すると、クランク自身応力集中を発生させる切欠効果が働き、クランクの進行を助及することになる。

しかして、本実施例の 合の絶縁板1とヒート シンク7間の接合部10では、長期的な熱疲労サ イクルが加わると、絶縁板1の一幅及び四隅にあ る第2の接合師(第2のメタライズ面4に対応す るもの)10bからクラツクが生じることになる が、本実施例では、スリツト状の非接合部3aに クラツクが型ると、クラツクの切欠効果が消失し てクランクの進行が止まる。更に第1の接合部 10aは、スリント状の非接合部15を介して第 2の接合部10bと区分けされ、第1の接合部 10aの長さをできるだけ短かくすることができ るので、ヒートシンク7と絶縁板1の接合部10a 間の熱ひずみを極力小さくできると、及び接合部 10全体の厚みに傾きがあつて厚さの不均衡が生 じても、半導体搭載箇所の直下の接合部10aは、 傾きの始点(絶縁板1一端の接合踏所10トで接 合郎の厚さが最も稼いところ)から外れた位置に あるので、その厚みも充分に確保され、熱応力も 低減されるので、第1接合部10a自身がクラツ クの生じにくい状態にある。従つて、本実施例に

よれば、第2の接合部10 b にクランクが生じたとしても、第1の接合部10 a は、前記スリント 状非接合部15によりクランク進行防止効果と第 1時6部自身がクランクの生じにくい構造特性をも たせたことから、両者の相乗効果で接合箇所の必 要範囲での健全性を充分に保持できる。

更に、第1のメタライズ面2の他に、この周りに配される第2のメタライズ面4もヒートシンクとろう材により接合するので、熱伝導性が向上し半導体の温度上昇を低減できる。このため、各接合部に印加される熱応力を減少でき、初期的なクランクが入るまでの時間も長くできる。

更に、ヒートシンク7と絶縁板1の接合部10 をスリント3により分断できるので、スリントに よるボンド低減を行ない得る。

第5図(a),(b)は、本発明の第2,第3実施例を示す絶縁板1の裏面図である。

第5 図(a) における符号2 で示す部分が第1 実施例と関機に半導体素子直下の第1 のメタ ライズ 面であり、その周囲にスリント3 を介して配され

る第2のメタライズ面4を複数のスリント3′を介して更に細分化した例であり、また、第5図(b) はスリント3′の入れ方を変更した例である。これ5の実施例によるメタライズパターンでも第1実施例と同様の効果を変し得る。

り複数に細分化されている。

第6図(c) は絶縁板1の裏面メタライズパターンの変形例(第5実施例)を示すものである。

第7.図(a),(b)は、第4実施例の絶数板1を 用いた半進体組立体の務層標準例を示すものであ り、既述した第2図(a),(b)の積層構造例と同 一符号は、岡一或いは共通する要素を示すもので ある。第7図(a) では、複数の半導体素子5、絶 **縁板(アルミナ基板)1、ヒートシンク7、金属**・ ベースフ′をはんだ9、10,10′を介して順 次接合したもので、 特にヒートシンクフと金属ペ ース7′とを別値にし、且つ絶数板1と複合すべ きヒートシンク?を半導体素子5の数に応じて分 割してなる。そして、絶縁板1とヒートシンクク の接合部10は、第1のメタライズ面2 a. 2 b, 2 c の夫々とヒートシンク7とが接合され る第1の接合部10aと、第2のメタライズ面4 ヒヒートシンクフとが接合される第2の接合部 10 bとで構成され、第1の接合部10 aと第2

の接合部10bとの間にスリント状の非接合部

15が確保される.

第7図(b) は、第7図(c) と異なりヒートシンク7を分割せずに1個のヒートシンク7としたもので、また、ヒートシンク7を金属ペースと乗用させ、絶歓板1を窒化アルミニウムで構成したものである。

しかして、本実施例においても、絶縁板1とヒ ートシンク(或いは金属ペース)7間接合部10

3 を介して配設される第2のメタライズ面4 を、 多数のスリツト 3′を介して細分化したものであ ス

(発明の効果)

以上のように本発明によれば、絶縁板とヒートシンク間の接合部のポイド、クランク等の発生を有効に抑制し、しかも放然面積を充分に確保して、半導体素子、絶縁板、ヒートシンク等で構成される半導体組立体の耐久性、信頼性の向上化を図ることができる。

4. 図面の簡単な説明

第1図は本発明の第1実施例たる絶縁板の裏面 図、第2図(a),(b)は上記第1実施例の絶縁板 を用いた半導体組立体の積層構造例を表わす偶面 図、第3回は第2図(a)の半導体組立体の全体を 表わす平面図、第4図は従来の絶縁板の裏面図、 第5図(a),(b)は本発明の第2,第3実施例た る絶縁板の裏面図、第6図(a),(b)は本発明の 第4実施例たる絶縁板の表面図及び裏面図、第6 図(c)は本発明の第5実施例たる絶縁板の裏面図、 にクラックが生じ易いが、既述した他の変施例問様に、スリット3に対応する非接合部15のクラック進行防止効果、及び第1メタライズ面2a,2b,2cに対応する第1接合部10aの序みは、充分に確保できる構造特性から、第1接合部10a自身でのクラック発生を有効に防止し、且つるので、第1メタライズ面2a,2b,2cでの接合部10aにて必要最小限の放熱面積を確保できる。

従つて、接合部の信頼性の向上を図り、且つ半 導体租立体の耐久性、信頼性を向上させることが でき、また、本実施例では、一枚の絶縁板に複数 の半導体素子を実装でき、半導体素子ごとに個別 に絶縁板を用意して接合することがないので、半 導体組立体の製造工程の簡略化を図り得る。

第9図は、本発明の第6実施例を示すもので、 本実施例は、絶縁板1の裏面に形成される第1の メタライズ面2a, 2b, 2cの周囲にスリット


第7図(a),(b)は上記第4実施例を用いた半導体組立体の積層構造例を表わす側面図、第8図は 第7図(a)の半導体組立体の全体を表わす平面図、 第9図は本発明の第6実施例たる絶縁板の裏面図 である。

1 … 絶縁板、 2 … 第 1 のメタライズ面、 2 a 。
2 b 。 2 c … 第 1 のメタライズ面、 3 … 第 1 のメ
タライズ面周囲のスリント部、 3′ … スリント部、
4 … 第 2 のメタライズ面。 5 … 半導体素子、 7 …
ヒートシンク、 1 0 … 接合部 (ろう付部)、 10 a
… 第 1 接合部、 1 0 b … 第 2 接合部、 1 5 … スリ
ット状の非接合部。

代理人 弁理士 高橋明夫 (ほか1名)



特開平1-106451(ア)



特開平1~106451(8)

